Synopsys 宣布推出全球首款 PCIe 7.0 IP 解决方案，为下一代 HPC 和 AI 超级计算芯片设计提供动力。
下一代 HPC 和 AI 超级计算芯片设计的 PCIe 7.0 IP 解决方案即将面市
新闻稿：Synopsys今天发布了业界首个完整的 PCIe 7.0 IP 解决方案，包括控制器、IDE安全模块、PHY和验证 IP。该解决方案将使芯片制造商能够满足计算密集型人工智能工作负载在传输海量数据时对带宽和延迟的苛刻要求，同时支持广泛的生态系统互操作性。
大型语言模型对计算能力的需求正以惊人的速度增长，数据中心需要尽可能快速、可靠地处理数万亿个参数。Synopsys 提供业界唯一基于 PCIe 标准的解决方案，可在 x16 配置中实现高达 512 GB/s 的双向安全数据传输，从而缓解人工智能工作负载的数据瓶颈。Synopsys 将在 2024 年 6 月 12 日和 13 日于圣克拉拉举行的 PCI-SIG DevCon 上展示这项全球首创技术。
Synopsys 公司 IP 营销与战略高级副总裁 John Koeter 表示：
作为接口 IP 的领先供应商，Synopsys 公司将继续为设计人员提供最先进节点的最新接口，帮助他们满足计算密集型设计的需求。Synopsys 的 PCI Express 7.0 IP 将为客户提供完整的、基于标准的解决方案，使他们能够尽早开始下一代 HPC 和 AI 设计，并加速硅成功之路。
全球首个通过光学实现的 PCIe 7.0 IP 演示将在 2024 年 PCI-SIG 开发者大会上举行
Synopsys 将在 2024 年 6 月 12 日和 13 日举行的 PCI-SIG 开发者大会上进行两项全球首次演示：PCI Express 7.0 PHY IP 电气-光学-电气（E-O-E）TX 到 RX 与 OpenLight 的光子集成电路一起以 128 Gb/s 的速度运行，PCIe 7.0 控制器 IP 展示了成功的根复杂到端点连接与 FLIT 传输。此外，Synopsys 还将展示其 PCIe 7.0 IP 生态系统与 Keysight Technologies、Samtec 和 Teledyne LeCroy 等多家合作伙伴的互操作性。
业界首个完整的 Synopsys PCIe 7.0 IP 解决方案
Synopsys 的 PCIe 7.0 IP 解决方案包括控制器、IDE 安全模块、物理层和验证 IP，可降低人工智能和高性能计算网络芯片的集成风险。该 IP 解决方案符合不断发展的标准，与上一代 PCIe 产品相比，可将互连功耗效率提高 50%，并使相同芯片周长下的互连带宽增加一倍。Synopsys PCIe 7.0 控制器 IP 实现了低延迟、高带宽链路，其完整的端点到根复用解决方案支持所有必要的向后兼容性功能。
Synopsys PCIe 7.0 PHY IP 提供出色的信号完整性，每通道速度高达 128 Gb/s，并可与 CXL 控制器 IP 解决方案无缝集成。Synopsys 用于 PCIe 7.0 的完整性和数据加密（IDE）安全 IP 可提供保密性、完整性和重放保护，防止硬件级攻击。Synopsys PCIe 7.0 验证 IP 和硬件辅助验证解决方案提供内置协议检查以及控制器和物理层器件的多种配置，以加速验证和确认的完成。
Synopsys 面向高性能计算的广泛 IP 产品组合
Synopsys 为高性能计算 SoC 设计提供业界最广泛的高速接口 IP 产品组合，包括完整、安全的 IP 解决方案、1.6T/800G 以太网、CXL 和 HBM。凭借 Synopsys 广泛的互操作性测试、全面的技术支持和强大的 IP 性能，设计人员可以加快硅成功和量产的时间。
可用性和其他资源
Synopsys PCIe 7.0 控制器与 IDE 安全和 PHY IP 适用于高级工艺，将于 2025 年初全面上市。
